Commit 655832d1 authored by Martin Blumenstingl's avatar Martin Blumenstingl Committed by Bjorn Helgaas
Browse files

PCI: intel-gw: Fix INTx enable 

The legacy PCI interrupt lines need to be enabled using PCIE_APP_IRNEN bits
13 (INTA), 14 (INTB), 15 (INTC) and 16 (INTD). The old code however was
taking (for example) "13" as raw value instead of taking BIT(13).  Define
the legacy PCI interrupt bits using the BIT() macro and then use these in
PCIE_APP_IRN_INT.

Link: https://lore.kernel.org/r/20210106135540.48420-1-martin.blumenstingl@googlemail.com


Fixes: ed22aaae ("PCI: dwc: intel: PCIe RC controller driver")
Signed-off-by: default avatarMartin Blumenstingl <martin.blumenstingl@googlemail.com>
Signed-off-by: default avatarLorenzo Pieralisi <lorenzo.pieralisi@arm.com>
Signed-off-by: default avatarBjorn Helgaas <bhelgaas@google.com>
Acked-by: default avatarRahul Tanwar <rtanwar@maxlinear.com>
parent 6efb943b

drivers/pci/controller/dwc/pcie-intel-gw.c

+6 −4
Original line number Diff line number Diff line
@@ -39,6 +39,10 @@ 
#define PCIE_APP_IRN_PM_TO_ACK		BIT(9)

#define PCIE_APP_IRN_LINK_AUTO_BW_STAT	BIT(11)

#define PCIE_APP_IRN_BW_MGT		BIT(12)

#define PCIE_APP_IRN_INTA		BIT(13)

#define PCIE_APP_IRN_INTB		BIT(14)

#define PCIE_APP_IRN_INTC		BIT(15)

#define PCIE_APP_IRN_INTD		BIT(16)

#define PCIE_APP_IRN_MSG_LTR		BIT(18)

#define PCIE_APP_IRN_SYS_ERR_RC		BIT(29)

#define PCIE_APP_INTX_OFST		12
@@ -48,10 +52,8 @@ 
	PCIE_APP_IRN_RX_VDM_MSG | PCIE_APP_IRN_SYS_ERR_RC | \

	PCIE_APP_IRN_PM_TO_ACK | PCIE_APP_IRN_MSG_LTR | \

	PCIE_APP_IRN_BW_MGT | PCIE_APP_IRN_LINK_AUTO_BW_STAT | \

	(PCIE_APP_INTX_OFST + PCI_INTERRUPT_INTA) | \

	(PCIE_APP_INTX_OFST + PCI_INTERRUPT_INTB) | \

	(PCIE_APP_INTX_OFST + PCI_INTERRUPT_INTC) | \

	(PCIE_APP_INTX_OFST + PCI_INTERRUPT_INTD))

	PCIE_APP_IRN_INTA | PCIE_APP_IRN_INTB | \

	PCIE_APP_IRN_INTC | PCIE_APP_IRN_INTD)



#define BUS_IATU_OFFSET			SZ_256M

#define RESET_INTERVAL_MS		100