Commit 82279756 authored by Krzysztof Kozlowski's avatar Krzysztof Kozlowski
Browse files

Merge branch 'for-v6.10/clk-gs101-bindings' into next/clk

parents 7cf0324b 01aea123

Documentation/devicetree/bindings/clock/google,gs101-clock.yaml

+53 −2
Original line number Diff line number Diff line
@@ -30,16 +30,18 @@ properties: 
      - google,gs101-cmu-top

      - google,gs101-cmu-apm

      - google,gs101-cmu-misc

      - google,gs101-cmu-hsi0

      - google,gs101-cmu-hsi2

      - google,gs101-cmu-peric0

      - google,gs101-cmu-peric1



  clocks:

    minItems: 1

    maxItems: 3

    maxItems: 5



  clock-names:

    minItems: 1

    maxItems: 3

    maxItems: 5



  "#clock-cells":

    const: 1
@@ -72,6 +74,55 @@ allOf: 
          items:

            - const: oscclk



  - if:

      properties:

        compatible:

          contains:

            const: google,gs101-cmu-hsi0



    then:

      properties:

        clocks:

          items:

            - description: External reference clock (24.576 MHz)

            - description: HSI0 bus clock (from CMU_TOP)

            - description: DPGTC (from CMU_TOP)

            - description: USB DRD controller clock (from CMU_TOP)

            - description: USB Display Port debug clock (from CMU_TOP)



        clock-names:

          items:

            - const: oscclk

            - const: bus

            - const: dpgtc

            - const: usb31drd

            - const: usbdpdbg



  - if:

      properties:

        compatible:

          contains:

            enum:

              - google,gs101-cmu-hsi2



    then:

      properties:

        clocks:

          items:

            - description: External reference clock (24.576 MHz)

            - description: High Speed Interface bus clock (from CMU_TOP)

            - description: High Speed Interface pcie clock (from CMU_TOP)

            - description: High Speed Interface ufs clock (from CMU_TOP)

            - description: High Speed Interface mmc clock (from CMU_TOP)



        clock-names:

          items:

            - const: oscclk

            - const: bus

            - const: pcie

            - const: ufs

            - const: mmc



  - if:

      properties:

        compatible:

include/dt-bindings/clock/google,gs101.h

+116 −0
Original line number Diff line number Diff line
@@ -313,6 +313,122 @@ 
#define CLK_APM_PLL_DIV4_APM				70

#define CLK_APM_PLL_DIV16_APM				71



/* CMU_HSI0 */

#define CLK_FOUT_USB_PLL					1

#define CLK_MOUT_PLL_USB					2

#define CLK_MOUT_HSI0_ALT_USER					3

#define CLK_MOUT_HSI0_BUS_USER					4

#define CLK_MOUT_HSI0_DPGTC_USER				5

#define CLK_MOUT_HSI0_TCXO_USER					6

#define CLK_MOUT_HSI0_USB20_USER				7

#define CLK_MOUT_HSI0_USB31DRD_USER				8

#define CLK_MOUT_HSI0_USBDPDBG_USER				9

#define CLK_MOUT_HSI0_BUS					10

#define CLK_MOUT_HSI0_USB20_REF					11

#define CLK_MOUT_HSI0_USB31DRD					12

#define CLK_DOUT_HSI0_USB31DRD					13

#define CLK_GOUT_HSI0_PCLK					14

#define CLK_GOUT_HSI0_USB31DRD_I_USB31DRD_SUSPEND_CLK_26	15

#define CLK_GOUT_HSI0_CLK_HSI0_ALT				16

#define CLK_GOUT_HSI0_DP_LINK_I_DP_GTC_CLK			17

#define CLK_GOUT_HSI0_DP_LINK_I_PCLK				18

#define CLK_GOUT_HSI0_D_TZPC_HSI0_PCLK				19

#define CLK_GOUT_HSI0_ETR_MIU_I_ACLK				20

#define CLK_GOUT_HSI0_ETR_MIU_I_PCLK				21

#define CLK_GOUT_HSI0_GPC_HSI0_PCLK				22

#define CLK_GOUT_HSI0_LHM_AXI_G_ETR_HSI0_I_CLK			23

#define CLK_GOUT_HSI0_LHM_AXI_P_AOCHSI0_I_CLK			24

#define CLK_GOUT_HSI0_LHM_AXI_P_HSI0_I_CLK			25

#define CLK_GOUT_HSI0_LHS_ACEL_D_HSI0_I_CLK			26

#define CLK_GOUT_HSI0_LHS_AXI_D_HSI0AOC_I_CLK			27

#define CLK_GOUT_HSI0_PPMU_HSI0_AOC_ACLK			28

#define CLK_GOUT_HSI0_PPMU_HSI0_AOC_PCLK			29

#define CLK_GOUT_HSI0_PPMU_HSI0_BUS0_ACLK			30

#define CLK_GOUT_HSI0_PPMU_HSI0_BUS0_PCLK			31

#define CLK_GOUT_HSI0_CLK_HSI0_BUS_CLK				32

#define CLK_GOUT_HSI0_SSMT_USB_ACLK				33

#define CLK_GOUT_HSI0_SSMT_USB_PCLK				34

#define CLK_GOUT_HSI0_SYSMMU_USB_CLK_S2				35

#define CLK_GOUT_HSI0_SYSREG_HSI0_PCLK				36

#define CLK_GOUT_HSI0_UASC_HSI0_CTRL_ACLK			37

#define CLK_GOUT_HSI0_UASC_HSI0_CTRL_PCLK			38

#define CLK_GOUT_HSI0_UASC_HSI0_LINK_ACLK			39

#define CLK_GOUT_HSI0_UASC_HSI0_LINK_PCLK			40

#define CLK_GOUT_HSI0_USB31DRD_ACLK_PHYCTRL			41

#define CLK_GOUT_HSI0_USB31DRD_BUS_CLK_EARLY			42

#define CLK_GOUT_HSI0_USB31DRD_I_USB20_PHY_REFCLK_26		43

#define CLK_GOUT_HSI0_USB31DRD_I_USB31DRD_REF_CLK_40		44

#define CLK_GOUT_HSI0_USB31DRD_I_USBDPPHY_REF_SOC_PLL		45

#define CLK_GOUT_HSI0_USB31DRD_I_USBDPPHY_SCL_APB_PCLK		46

#define CLK_GOUT_HSI0_USB31DRD_I_USBPCS_APB_CLK			47

#define CLK_GOUT_HSI0_USB31DRD_USBDPPHY_I_ACLK			48

#define CLK_GOUT_HSI0_USB31DRD_USBDPPHY_UDBG_I_APB_PCLK		49

#define CLK_GOUT_HSI0_XIU_D0_HSI0_ACLK				50

#define CLK_GOUT_HSI0_XIU_D1_HSI0_ACLK				51

#define CLK_GOUT_HSI0_XIU_P_HSI0_ACLK				52



/* CMU_HSI2 */

#define CLK_MOUT_HSI2_BUS_USER						1

#define CLK_MOUT_HSI2_MMC_CARD_USER					2

#define CLK_MOUT_HSI2_PCIE_USER						3

#define CLK_MOUT_HSI2_UFS_EMBD_USER					4

#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_003_PHY_REFCLK_IN		5

#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_004_PHY_REFCLK_IN		6

#define CLK_GOUT_HSI2_SSMT_PCIE_IA_GEN4A_1_ACLK				7

#define CLK_GOUT_HSI2_SSMT_PCIE_IA_GEN4A_1_PCLK				8

#define CLK_GOUT_HSI2_SSMT_PCIE_IA_GEN4B_1_ACLK				9

#define CLK_GOUT_HSI2_SSMT_PCIE_IA_GEN4B_1_PCLK				10

#define CLK_GOUT_HSI2_D_TZPC_HSI2_PCLK					11

#define CLK_GOUT_HSI2_GPC_HSI2_PCLK					12

#define CLK_GOUT_HSI2_GPIO_HSI2_PCLK					13

#define CLK_GOUT_HSI2_HSI2_CMU_HSI2_PCLK				14

#define CLK_GOUT_HSI2_LHM_AXI_P_HSI2_I_CLK				15

#define CLK_GOUT_HSI2_LHS_ACEL_D_HSI2_I_CLK				16

#define CLK_GOUT_HSI2_MMC_CARD_I_ACLK					17

#define CLK_GOUT_HSI2_MMC_CARD_SDCLKIN					18

#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_003_DBI_ACLK_UG			19

#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_003_MSTR_ACLK_UG			20

#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_003_SLV_ACLK_UG			21

#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_003_I_DRIVER_APB_CLK		22

#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_004_DBI_ACLK_UG			23

#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_004_MSTR_ACLK_UG			24

#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_004_SLV_ACLK_UG			25

#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_004_I_DRIVER_APB_CLK		26

#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCS_PMA_PHY_UDBG_I_APB_PCLK		27

#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCS_PMA_PIPE_PAL_PCIE_I_APB_PCLK	28

#define CLK_GOUT_HSI2_PCIE_GEN4_1_PCS_PMA_PCIEPHY210X2_QCH_I_APB_PCLK	29

#define CLK_GOUT_HSI2_PCIE_IA_GEN4A_1_I_CLK				30

#define CLK_GOUT_HSI2_PCIE_IA_GEN4B_1_I_CLK				31

#define CLK_GOUT_HSI2_PPMU_HSI2_ACLK					32

#define CLK_GOUT_HSI2_PPMU_HSI2_PCLK					33

#define CLK_GOUT_HSI2_QE_MMC_CARD_HSI2_ACLK				34

#define CLK_GOUT_HSI2_QE_MMC_CARD_HSI2_PCLK				35

#define CLK_GOUT_HSI2_QE_PCIE_GEN4A_HSI2_ACLK				36

#define CLK_GOUT_HSI2_QE_PCIE_GEN4A_HSI2_PCLK				37

#define CLK_GOUT_HSI2_QE_PCIE_GEN4B_HSI2_ACLK				38

#define CLK_GOUT_HSI2_QE_PCIE_GEN4B_HSI2_PCLK				39

#define CLK_GOUT_HSI2_QE_UFS_EMBD_HSI2_ACLK				40

#define CLK_GOUT_HSI2_QE_UFS_EMBD_HSI2_PCLK				41

#define CLK_GOUT_HSI2_CLK_HSI2_BUS_CLK					42

#define CLK_GOUT_HSI2_CLK_HSI2_OSCCLK_CLK				43

#define CLK_GOUT_HSI2_SSMT_HSI2_ACLK					44

#define CLK_GOUT_HSI2_SSMT_HSI2_PCLK					45

#define CLK_GOUT_HSI2_SYSMMU_HSI2_CLK_S2				46

#define CLK_GOUT_HSI2_SYSREG_HSI2_PCLK					47

#define CLK_GOUT_HSI2_UASC_PCIE_GEN4A_DBI_1_ACLK			48

#define CLK_GOUT_HSI2_UASC_PCIE_GEN4A_DBI_1_PCLK			49

#define CLK_GOUT_HSI2_UASC_PCIE_GEN4A_SLV_1_ACLK			50

#define CLK_GOUT_HSI2_UASC_PCIE_GEN4A_SLV_1_PCLK			51

#define CLK_GOUT_HSI2_UASC_PCIE_GEN4B_DBI_1_ACLK			52

#define CLK_GOUT_HSI2_UASC_PCIE_GEN4B_DBI_1_PCLK			53

#define CLK_GOUT_HSI2_UASC_PCIE_GEN4B_SLV_1_ACLK			54

#define CLK_GOUT_HSI2_UASC_PCIE_GEN4B_SLV_1_PCLK			55

#define CLK_GOUT_HSI2_UFS_EMBD_I_ACLK					56

#define CLK_GOUT_HSI2_UFS_EMBD_I_CLK_UNIPRO				57

#define CLK_GOUT_HSI2_UFS_EMBD_I_FMP_CLK				58

#define CLK_GOUT_HSI2_XIU_D_HSI2_ACLK					59

#define CLK_GOUT_HSI2_XIU_P_HSI2_ACLK					60



/* CMU_MISC */

#define CLK_MOUT_MISC_BUS_USER				1

#define CLK_MOUT_MISC_SSS_USER				2